岗位职责：

负责板级高速信号SI仿真评估，包含阻抗、串扰、损耗、时序、眼图等分析，输出仿真报告与设计约束，指导PCB Layout；

参与PCB叠层方案评估、材料选型，制定高速布线规则，提前识别高速链路风险；

使用Sigrity / ADS / HFSS / Siwave等工具完成DDR、PCIe、USB、SerDes等高速接口信道建模与仿真；

跟进硬件单板调试，完成SI测试对标（TDR/VNA/示波器），对比仿真与实测差异，迭代优化模型；

协同硬件、Layout、测试团队定位高速信号问题，输出可落地优化方案，推动问题闭环；

沉淀SI仿真规范、checklist，支撑项目高速设计评审。

任职要求：

本科及以上，电子信息、电气工程、电磁场、通信等相关专业；

3年以内SI/高速仿真相关经验，有板级信号完整性独立仿真项目经验；

掌握传输线、阻抗、串扰、损耗、抖动等SI基础理论；

熟练使用至少一款主流SI仿真工具（Sigrity优先），熟悉IBIS模型使用；

熟悉DDR、PCIe、MIPI、USB等至少一种高速接口协议；

看得懂PCB叠层、阻抗计算，有TDR/VNA/示波器测试、仿真实测对标经验优先；

良好沟通能力，能主动输出风险，配合跨团队推进项目；

有服务器/存储/交换机/工控板卡SI经验优先。

加分项：

会PI电源仿真、有IBIS-AMI仿真经验；

熟悉高速PCB工艺、板材Dk/Df特性。